PAT-NO:

JP401319094A

DOCUMENT-IDENTIFIER: JP 01319094 A

TITLE:

MATRIX TYPE PLATE DISPLAY DEVICE

PUBN-DATE:

December 25, 1989

INVENTOR-INFORMATION:

NAME

COUNTRY

ADACHI, KATSUMI

ASSIGNEE-INFORMATION:

NAME

COUNTRY

MATSUSHITA ELECTRIC IND CO LTD N/A

APPL-NO:

JP63150739

APPL-DATE: June 17, 1988

INT-CL (IPC): G09G003/20, H04N005/66

US-CL-CURRENT: <u>345/99</u>

ABSTRACT:

PURPOSE: To operate the title device with high-speed clocks by delaying the clocks in corresponding to the delay of a start pulse between signal line driving ICs.

CONSTITUTION: Clocks become dull in waveform and, at the same time, are delayed by means of an LPF (low-pass filter) constituted of resistances 206 and 207 and capacitor 209 between signal driving IC 108 and 109. Therefore, the clock of the driving IC 109 delayed from the driving IC 108 by the LPF can catch a start pulse and the IC 109 can operates normally. When patterns of a clock wiring section 114 and electrode section 201 are changed, the characteristics of the LPF can be adjusted against the frequency of a used clock

6/23/06, EAST Version: 2.0.3.0

and characteristics of the ICs 108 and 109. Therefore, the signal line driving ICs can be operated with high-speed clocks.

COPYRIGHT: (C)1989,JPO&Japio

⑩特許出願公開

@ 公 開 特 許 公 報 (A) 平1-319094

⑤Int. Cl.⁴

識別記号

庁内整理番号

❸公開 平成1年(1989)12月25日

G 09 G 3/20 H 04 N 5/66 6376-5C B-7605-5C

審査請求 未請求 請求項の数 2 (全6頁)

図発明の名称 マトリクス型平板表示装置

②特 願 昭63-150739

②出 願 昭63(1988)6月17日

⑩発明者伊度ウラスウラスウス<l

大阪府門真市大字門真1006番地 松下電器產業株式会社内

大阪府門真市大字門真1006番地

砚代 理 人 弁理士 中尾 敏男 外1名

va a a a

1. 発明の名称

マトリクス型平板表示装置

2. 特許請求の範囲

(1) 複数の信号線と複数の走査線を備えた平板 表示パネルと、 前記信号線を駆動する複数の信号線 を駆動する複数の間号線 駆動 I C と、 複数または単数の走査線駆動 I C は 表示信号をサンプリンク しー走査期間 保持する信号線 相当数の シンプ に ピック に のり ロック 遅延手段 を設けたことを特徴とする マトリクス 型 平板表示装置。

(2)信号線駆動ICの内部に遅延手段を設けた ことを特徴とする謝求項1記載のマトリクス型平 板表示袋屋。

3. 発明の詳細な説明

産業上の利用分野

本発明は被晶、EL等を用いた大容量のマトリ

クス型平板設示装置に関し、 信号線駆動 I C のクロック 周被数の高速化を可能とするものである。

従来の技術

従来のマトリクス型平板表示装置として第7図に被品パネルを例にとり、図と共に説明する。第7図において101はガラス等でできた透明基板、102は近外部と電気は偏光板、104は外部と電気接続を行なうフラットケーブルである。105から110までは信号線駆動IC、111と112は走近線駆動ICである。フラットケーブルから低給される信号と電源により信号線駆動IC1112は所定の放形を発生し、それぞれ接続された電線を駆動して面面表示を行なう。被品そのものの動作原理は本発明の範囲を超えるので説明を省略す

この第7図の例は駆動 I C そのものを直接基板上に実践しており、信号級駆動 I C 1 0 8、 1 0 9近辺の詳細を第8図に示す。第8図において1

次に信号線駆動 I Cの内部構成について第9図と共に説明する。信号線駆動 I Cは三つの部分大別できる。一つは第9図に示すシフトレジスタ L 25で、もう一つはサンブルホールド回路 1 2 6であり、最後の一つはバッファ回路 1 2 7 である。おのおのの回路はそれぞれ一つずつ組となって 1

象表示を行なうのである。

表示パネルが大容量化するとシフトレジスタの クロック周被数が高速となり、 シフドレジスタが 動作できないという問題点があった。 このクロッ ク周被数は次式で表わされる。

fclk=Nh/H

ここで f c l k; クロック周被数 N h; 信号線数 H: 有効水平走査期間 である。 通常の N T S C 方式においてさえ N h を通常の C R T 並の 6 0 0 程度にすると H は約5 0 μ s なので f c l k は 1 2 M H z となり、 かなりの高速動作可能な I C が必要となる。 この領域は 5 V 程度の低低圧であれば十分可能であるが、 信号線駆動 1 C のように 1 5 V 程度の高耐圧 I C では困難であった。

次に高速のクロックで動作できない状態を第1 0 図の被形図と共に説明する。 第10図(a)は シフトレジスタのクロック被形である。 (b)は シフトレジスタの一段めの出力被形であり、 破線 が遅延のない四想被形、 実線が実際の被形を示す。 (c)は二段めの出力波形であり、 ほぼ限界動作 チャンネルを傾成し、信号線駆動 I C 全体で接続される信号線に相当する数のチャンネルがある。第9図の入力端子 1 1 3 a は第8図のスタートバルス配線部 1 1 3 に接続されたスタートバルス では合うない。 1 1 9 a は信号線に接続された山力端子、 1 1 4 a はつぎの信号線駆動 I C にスタートバルスを供給するための出力端子であり、バッファ 1 2 8 を介してシフトレジス タ 最終段の出力をここから次の信号線駆動 I C へ供給する。

シフトレジスタ125は増子113aから入力されスタートバルスを、 増子114aから入力されたクロックの周期に従って順次送っていく。 サンブルホールド回路128はシフトレジスタ125の出力をサンブル信号として増子117aから入力された表示信号をサンブルする。 このサンブルホールドされた表示信号はバッファ回路127を介して信号線119に加えられる。 そして1世 査問間ごとにサンブルとホールドを繰り返して回

第10図(b)および(c)に示すようにに次段へのデータの遅れ時間がほぼクロック周期に等しくこれ以上の高速クロックは無理である。 しかし、このクロック周波数では最初の信号線駆動ICが動作していても、次のICへはスタートバルスが遅れるため正常に動作できない。 この様子が第10図(d)である。 内部出力Qnは(a)、(b)間様にまだ動作可能の遅れであるが、次の信号スとは、次ののICのアートパルルとなる)を送るさいに外部の配線容量を見こんだ出カバッファ128の遅れ時間が加えてしまうのであった。

発明が解決しようとする課題

この結果、次の信号駆動ICはスタートパルスを取り込むことができなくなり画像を表示しなく

なる。 はなはだしい時は、 1 クロック遅れてとり こんでしまい信号線駆動 I C の境ごとに綴 1 ラインの情報が抜けた画面を表示するのであった。

このため大容量のパネルではクロック周放数を下げるため、 あらかじめ要示信号をメモリーを使用して時間軸伸張し、 かつ画面を機に分割して並列処理を行なうなど、 大規模な処理回路を必要としていた。

課題を解決するための手段

本発明は複数の信号線と複数の走査線とを備えた平板投示パネルと、 前記信号線を駆動する複数のの信号線駆動 I C と、 複数または単数の走盗線駆動 I C は段級駆動 I C は段級駆動 I C 間ににいるの数の表示信号保持回路と前記数示信号線を関する信号線を関めている。 クレックスタのクロック遅延手段を設けたことにより、 前記課題を解決しようとするものである。作

は通常の被晶パネルにおいて基板ガラスの保護、電極金属の密着性の向上等から設けられる。 本態明では信号線駆動!Cを実装する前に、 あらか絶縁 ひっては信号線駆動!Cを実装する前に、 のち 絶縁 しておくのである。 なお、 第1回の領域の下下で、 のってがでしたのである。 なお、 では 面面 などが 下下で、 のっとうに アクティブマトリクス 方式 が 品点 数、 コスト面で極めて 有利である。

第3図に本発明の等価回路を示す。 第3図において、点線で囲んだ108は第1図同様に信号線駆動IC108を、点線で囲んだ108は信号線駆動IC108はクロック配線部の等価低抗を、コンデンサ209は前述の電極部201とクロック配線部114の間のコンデンサである。 210は信号線駆動IC108内部のクロック入力バッフ

本発明はシフトレジスタの高速化を阻む要因である信号線駆動IC間のスタートバルスの遅れに対応してクロックを遅延することにより、スタートバルスの取りこぼしのない動作を行なおうとするものである。

寒紘例

本処町の一実施例を第1図に示す。 第1図は第8図同様に駆動ICの基板実装に適応した例であり、 第8図と同様な動作をするものは同一の番号を付し設明を省略する。 第1図において201はグランド配線部115に接続され、クロック配線部114とコンデンサを形成する電極部であり、202は電極部201とグランド電極とのコンテンサとクロック配線部114の配線抵抗による遅延回路によりクロックがルスをスタートバルスに対応して遅延を行なう。

第1図のA-A・断面を第2図に示す。 第2図 において、203は透板、204は酸化シリコン 、等で形成された絶縁性である。 この絶縁膜204

ァ、 2 1 1 は信号線駆動 I C 1 0 9 内部のクロック入力バッファである。 信号線駆動 I C 1 0 8 と信号線駆動 I C 1 0 8 と信号線駆動 I C 1 0 8 と信号線駆動 I C 1 0 8 とほが 2 0 7 およびコンデンサ 2 0 9 にて構成された L P F (Low Pass Filter)によりクロック波形がなまり、かつ遅れる。

第4図に本発明の故形図を示す。 第4図において(a)は駆動IC108の内部クロック被形(第3図の入力パッファ210の出力)、 (b)は第10図(b)同様に信号線駆動IC108の一段目のシフトレジスタの出力被形、 (c)は第10図(d) 同様に信号線駆動IC108の最後のシフトレジスタの出力な形はび信号線駆動IC108の最後のシフトレジスタートパルス入力である。 第4図(d)は低抗208と低抗207およびコンデンサ20ほにて構成された LPFを通過してなまったクロック被形、 (e) は第3図の入力パッファ211にて波形整形された信号線駆動IC109の一段目のシ

フトレジスタの出力放形である。

次に動作を説明する。 第4図(e)に示すようにLPFにより信号線駆動IC108より△t週れた駆動IC103のクロックは第4図(c)の実線でれた駆動IC108は正常に動作する。 ただし信号線駆動IC108は正常に動作する。 ただし信号線駆動IC間で△tのサンブリングずれが生じるが、クロック周期の1/4程度であれば実用上間壁はない。 そして使用するクロック周離をするにはクロック配線部114および電極部201のパクロック配線部114および電極部201のパクロック配線部114および電極部201のパクロック配線部114および電極部201のパクロック配線部114および電極部201のパクロック配線部114および電極部201のパクロック配線部114および電極部201のパクロック配線部114および電極部3。

本発明の別な実施例を第5図に示す。 第6図において501、502は信号線駆動 [C、503、504はフレキシブル基板、605は被品パネル基板、508は回回設示部、507はフレキシブル基板の信号線配線部、508はフレキシブル基板の入力配線部、509ははスタートパルス配線部、510はグランド配線部、513はクロック

方法はICの段数が多くとも確実に遅延することが可能であるが、使用するクロック周波数によって遅延時間が異なる点について、ICの設計終了後は調整することができない欠点がある。 クロック周波数が固定の場合に適している。 また、 第8 図のように信号線駆動 IC内部に遅延手 財を設けることにより、 多段のIC構成であっても確実に動作することが可能となる。

なお、以上被品パネルを用いた例について説明 したが、本発明は E L、 ブラズマ等の平板表示袋 置についても適用可能である。 また、 表示信号が アナログ信号の場合サンプルホールと回路が必要 であるが、 ディジタル信号の場合はラッチ回路で 表示信号を保持しても良い。

発明の効果

以上説明したように本発明によれば、従来の信号線駆動ICをより高速のクロック周波数で動作させることが可能となり、大容量の平板表示装置が可能となる。

4. 図面の簡単な説明

この 第5 図の 例では、 信号線 駆動 I C と 液 島 パネル 述 板 の 接続に フレキシブル 基板 を 用いた 例である。 入力配線 部は 通常の プリント 基板 であるので、 一般の 抵抗と コンデン サを 使 用して LPFを 形成している。 この 結果、 第1 図の 実施 例と 同様な 効果 が 得られる。

本発明の別な実施例を第6図に示す。 第6図は第9図同様に信号線駆動 I C の内部構成図を示し、同一機能のものは同一番号を付している。 第6図の 601、 602、 803はクロックを I C 内部で退延するためのゲートであり、 端子 114 b から次の駆動 I C のクロックを供給する。 つまり、I C 内部でクロック遅延手段を備えている。 この


第1図は本発明の一実施例のマトリクス型平板表示装置の構成図、第2図は同装置の事価回路図、第4図は同装置の各部の動作放形図、第5図は本発明の第2の実施例のマトリクス型平板表示装置の構成図、第8図は本発明の第3の実施例のマトリクス型平板表示装置の構成図、第9図は被晶パネルの一例の構成図、第8図は従来例のマトリクス型平板表示装置の構成図、第9図は同従来装置の動作放形図である。


108……信号線駆動IC、109……信号線 駆動IC、113……スタートパルス配線部、1 14……クロック配線部、115……グランド配 線部、118……電源配線部、117……表示信 号配線部、118……入力ワイヤボンディング、 118……信号線、120……出力ワイヤボンディング、 121……画面領域、201……コンデ

代理人の氏名 弁理士・中尾敏男 ほか1名


第 2 図

第 1 図







第 3 図




第 4 図




第 5 図





第 6 図






第 7 図





第10図



-816-